7月21日，1QBit、舍布鲁克大学、滑铁卢大学、圆周理论物理研究所组成的研究团队在《Physical Review Applied》期刊上发表题为“Compact pulse schedules for high-fidelity single-flux quantum qubit control”（用于高保真度单磁通量子比特控制的紧凑脉冲时序）的研究论文，Ross Shillito为论文第一作者，Pooya Ronagh为论文通讯作者。
研究团队将绝热移除导数门（DRAG）框架的概念扩展到由SFQ驱动器控制的transmons量子比特上。所提出的SFQ脉冲序列实施方案可存储在22位或更少的比特中，且门操作保真度超过99.99%。这种较低的内存需求有助于减小SFQ协处理器的体积和功耗，同时保留其固有的可扩展性和成本效益优势。
背景
超导量子比特是一种极具前景的量子计算架构，它展现出高保真度、长相干时间以及扩展至数百个量子比特的能力。然而，要实现容错计算所需的数千个量子比特的扩展，目前仍面临实验挑战，主要体现在散热问题和成本上升方面。
有人提出，使用单磁通量子（SFQ）脉冲来控制量子比特的状态，以此替代传统的微波驱动。在这种方案中，向量子比特输送的电压脉冲，其积分面积等于超导磁通量子，脉冲由集成在芯片中的经典协处理器控制。这种架构稳定性极强，功耗显著更低，从而减少了发热问题，能够实现更大规模的扩展，使其成为嘈杂的中等规模量子时代设备的有力候选者。此外，所有照射到量子比特的脉冲都是精确等效的，这保证了控制的可靠性。不过，由于准粒子中毒现象，这种量子比特的数字控制在精度上通常落后于微波控制，实验中的单量子比特门保真度在95%–98%之间。预计这一有限的保真度将在该架构的未来迭代中得到解决。
传统上，对量子比特的控制是通过一系列间隔均匀的SFQ脉冲来实现的，这被称为“脉冲序列”。虽然这种方案简单且易于实施，但操作保真度中的相干误差通常主要由泄漏引起。因此，关于控制这些量子比特的优化方案的文献日益增多，其中提出了遗传算法和信赖域算法。据预测，采用这种优化脉冲序列实现的量子门，其保真度可高达99.99%，与微波量子门方法相当。然而，这些复杂的脉冲序列比脉冲序列需要更高的内存需求，因为脉冲必须在用作协处理器内存的位移寄存器上编码为二进制序列。对于基于SFQ的技术而言，最小化内存需求至关重要，这有助于降低功耗，并减小协处理器的占地面积。为了降低硬件需求，可以定制“硬件高效”的方案，减少编码一个序列所需的比特数。已有提出的方法能在保持相似保真度的情况下，将比特需求从250个减少到55个以下。
在大多数更大规模的超导架构上，例如最先进的表面码，由于基于梯度下降优化的脉冲较为复杂且存在闭环优化的挑战，通常不会采用这种脉冲。相反，绝热门导数消除（DRAG）脉冲整形技术因其实现简单且性能良好，在单量子比特和双量子比特门中得到了广泛应用。
理论方法
1. SFQ与连续驱动的等价性建模
transmon量子比特的哈密顿量是理论分析的基础。其自由哈密顿量为：，其中为充电能，为约瑟夫森能，为电荷算符。在EJ≫EC近似下，可展开为含非谐性的能级模型，用于描述量子比特的能级结构。对于连续微波驱动，其驱动哈密顿量为
，其中为随时间变化的脉冲。而SFQ脉冲由一系列狄拉克δ函数描述，其驱动哈密顿量为：
，
。通过推导单脉冲对应的幺正演化，发现SFQ脉冲可等效为旋转操作
，其中反冲角，与连续驱动的振幅存在定量关系，证明了两者的物理等价性。
2. 数字化DRAG框架：泄漏抑制的核心传统
DRAG技术通过在脉冲中引入时间导数项，抵消泄漏能级|2⟩的布局，其核心是满足。为将其适配SFQ的离散脉冲，本文提出“斜坡-序列-斜坡”结构：
分解演化过程：总幺正演化，其中on-ramp和off-ramp对称设计，分别用于启动和终止脉冲，中间的脉冲序列现主要旋转。
量化DRAG条件：通过积分等价性将连续导数项转化为离散脉冲数，即，n为x轴旋转的脉冲数，确保泄漏抑制效果。
斜坡设计：基于20GHz（4×时钟）和40GHz（8×时钟）设计二进制序列，如4×时钟下用“1000”表示Y轴旋转，“0100”表示X轴负向旋转，通过组合实现复杂斜坡。
3. 脉冲编码与硬件效率
SFQ脉冲序列以二进制形式存储在移位寄存器中，内存需求直接影响协处理器体积与功耗。本文通过优化编码实现高效存储：
比特计算：对于4×时钟，每个斜坡周期有4种旋转选择，需=2比特/周期；脉冲序列长度N需比特；off-ramp复用on-ramp编码。例如，5个斜坡周期+84个脉冲的序列仅需17比特（）。
硬件共享：相邻量子比特可共享斜坡和序列编码，进一步降低单量子比特的比特需求，最终实现22比特以内的高保真门控制。
实验方案
1. 核心参数设置
模拟基于transmon量子比特的关键参数：量子比特频率，非谐性
（对应
），反冲角弧度（经验证为平衡相干与非相干误差的最优值）。时钟频率分别采用20GHz(4×qubit频率）和40GHz（8×qubit频率），以测试不同控制精度下的性能。
2. 斜坡优化与搜索策略
为最大化门保真度，采用穷举搜索策略筛选最优斜坡序列：
目标门：聚焦任意Y轴旋转，其目标幺正为。
评价指标：使用平均门保真度，其中为过程保真度，为泄漏度量，全面评估控制效果。
搜索范围：对最多5个周期的斜坡，测试所有可能的二进制组合，筛选出最大化的序列。
3. 误差分析与鲁棒性测试
为验证方法的可靠性，系统分析误差来源并测试参数扰动的影响：
误差分解：离散化误差：因反冲角与目标角度不匹配导致，定义为。相位误差：由泄漏能级的虚跃迁引起，表现为Z分量偏差。
鲁棒性测试：通过主方程模拟引入参数扰动（频率偏移、非谐性波动、脉冲抖动、反冲角偏差、T₁衰减），在1000次抽样中验证门保真度的稳定性，确保方法对实验噪声的耐受性。
图1：与单磁通量子（SFQ）发生器电容耦合的超导量子比特（绿色）
图2：用于在微波和单磁通量子（SFQ）架构中实现RY（θ）门的示例脉冲形状
图3：目标旋转操作RY（θ）的最大保真度与目标角度（以弧度为单位）的函数关系
图4：4×时钟的误差分析（a）-（c）以及8×时钟的误差分析（d）-（f）
研究成果
1. 超高的三量子比特门保真度：通过优化斜坡序列，单量子比特门保真度突破99.99%，与微波控制水平相当。其中，4×时钟下5个斜坡周期的序列在多数目标角度下误差低于，8×时钟因更高控制精度，相位误差降低一个数量级，进一步提升保真度。
2. 极低的内存需求：得益于高效编码，实现高保真门仅需22比特，远低于传统优化方案的250比特和早期硬件高效方案的55比特。
3. 斜坡长度的关键作用：更长的斜坡（如4-5个周期）能显著抑制泄漏，其频谱分析显示，4周期斜坡使泄漏频率处的谱强度降低一个数量级以上，验证了数字化DRAG的泄漏抑制效果。
4. 硬件兼容性与可扩展性：方法无需特殊控制电子设备或可调谐量子比特结构，适用于现有SFQ架构。通过共享编码，可进一步降低单量子比特的比特需求，为大规模量子芯片的集成奠定基础。
该研究通过数字化DRAG框架，在SFQ控制中实现了高保真与低内存的双赢，为超导量子计算的规模化提供了关键技术支撑。
[1]https://journals.aps.org/prapplied/abstract/10.1103/dtdk-kc2b
[2]https://arxiv.org/pdf/2309.04606
